AK - zamknięte

 0    253 フィッシュ    patka1555
印刷 遊びます 自分をチェック
 
質問 - 答え -
Cechy architektury CISC: Czy może być wykonana w VLIW
学び始める
FAŁSZ
Cechy architektury CISC: Czy występuje model wymiany danych typu pamięć - pamięć
学び始める
PRAWDA
Cechy architektury CISC: Jest mała liczba rozkazów
学び始める
FAŁSZ
Cechy architektury RISC: Czy występuje model wymiany danych typu rej-rej
学び始める
PRAWDA
Cechy architektury RISC: Jest mała liczba trybów adresowania
学び始める
PRAWDA
Cechy architektury RISC: Jest wykonywanych kilka rozkazów w jednym takcie
学び始める
FAŁSZ
Cechy architektury RISC: Jest wykonywanych kilka rozkazów w jednym takcie (w danej chwili czasu)
学び始める
PRAWDA
Cechy architektury RISC: Jest wykonywanych kilka instrukcji procesora w jednym rozkazie asemblerowym
学び始める
FAŁSZ
Cechy architektury RISC: Układ sterowania w postaci logiki szytej
学び始める
PRAWDA
Architektura RISC charakteryzuje się: Niedużą liczbą trybów adresowania
学び始める
PRAWDA
Architektura RISC charakteryzuje się: Modelem obliczeń pamięć - pamięć
学び始める
FAŁSZ
Architektura RISC charakteryzuje się: Wykorzystaniem mikroprogramowalnych układów sterujących
学び始める
FAŁSZ
Architektura RISC charakteryzuje się: Niezbyt obszerną listą rozkazów
学び始める
PRAWDA
Architektura RISC charakteryzuje się: Intensywnym wykorzystaniem przetwarzania potokowego
学び始める
PRAWDA
Okna rejestrów: Chronią przez hazardem danych
学び始める
FAŁSZ
Okna rejestrów: Minimalizują liczbę odwołań do pamięci operacyjnej przy operacjach wywołania procedur
学び始める
PRAWDA
Okna rejestrów: Są charakterystyczne dla architektury CISC
学び始める
FAŁSZ
Okna rejestrów: Są zamykane po błędnym przewidywaniu wykonania skoków warunkowych
学び始める
FAŁSZ
Okna rejestrów: Są przesuwane przy operacjach wywołania procedur
学び始める
PRAWDA
Okna rejestrów: Są przesuwane przy wystąpieniu rozkazów rozgałęzień
学び始める
FAŁSZ
Okna rejestrów: Są otwierane przy występowaniu rozkazów rozgałęzień.
学び始める
FAŁSZ
Przetwarzanie potokowe: Nie jest realizowane dla operacji zmiennoprzecinkowych
学び始める
FAŁSZ
Przetwarzanie potokowe: Nie jest realizowane w procesorach CISC
学び始める
FAŁSZ
Przetwarzanie potokowe: Daje przyspieszenie nie większe od liczby segmentów (stopni) jednostki potokowej
学び始める
PRAWDA
Przetwarzanie potokowe: W przypadku wystąpienia zależności między danymi wywołuje błąd i przerwanie wewnętrzne.
学び始める
FAŁSZ
Przetwarzanie potokowe: Jest realizowane tylko dla operacji zmiennoprzecinkowych
学び始める
FAŁSZ
Mechanizmy potokowe stosowane są w celu: Uszeregowania ciągu wykonywanych rozkazów
学び始める
FAŁSZ
Mechanizmy potokowe stosowane są w celu: Uzyskania równoległej realizacji rozkazów
学び始める
PRAWDA
Mechanizmy potokowe stosowane są w celu: Przyspieszenia realizacji rozkazów
学び始める
PRAWDA
Hazard danych: Czasami może być usunięty przez zmianę kolejności wykonania rozkazów
学び始める
PRAWDA
Hazard danych: Nie występuje w architekturze superskalarnej
学び始める
FAŁSZ
Hazard danych: Jest eliminowany przez zastosowanie specjalnego bitu w kodzie program
学び始める
FAŁSZ
Hazard danych: Może wymagać wyczyszczenia potoku i rozpoczęcia nowej (...)
学び始める
FAŁSZ
Jak można ominąć hazard danych: Poprzez uproszczenie adresowania - adresowanie bezpośrednie.
学び始める
FAŁSZ
Dla uniknięcia hazardu danych można: Zastosować uproszczone metody adresacji.
学び始める
FAŁSZ
Dla uniknięcia hazardu danych można: Wykorzystać szynę zwrotną.
学び始める
PRAWDA
Dla uniknięcia hazardu danych można: Zastosować specjalny bit w kodzie rozkazu.
学び始める
FAŁSZ
Dla uniknięcia hazardu danych można: Zastosować tablicę historii rozgałęzień.
学び始める
FAŁSZ
Dla uniknięcia hazardu danych można: Wstrzymać na 1 takt napełnianie potoku.
学び始める
PRAWDA
Mechanizm skoków opóźnionych: Polega na opóźnianiu wykonywania skoku do czasu wykonania rozkazu następnego za skokiem
学び始める
PRAWDA
Mechanizm skoków opóźnionych: Wymaga wstrzymania potoku na jeden takt.
学び始める
FAŁSZ
Mechanizm skoków opóźnionych: Powoduje błąd na końcu pętli
学び始める
FAŁSZ
Mechanizm skoków opóźnionych: Wymaga umieszczenia rozkazu NOP za rozkazem skoku lub reorganizacje programu
学び始める
PRAWDA
Tablica historii rozgałęzień: Zawiera m.in. adresy rozkazów rozgałęzień
学び始める
PRAWDA
Tablica historii rozgałęzień: Pozwala zminimalizować liczbę błędnych przewidywań rozgałęzień w zagnieżdżonej pętli
学び始める
PRAWDA
Tablica historii rozgałęzień: Nie może być stosowana w procesorach CISC
学び始める
FAŁSZ
Tablica historii rozgałęzień: Jest obsługiwana przez jądro systemu operacyjnego
学び始める
FAŁSZ
Tablica historii rozgałęzień: Jest stosowana do statycznego przewidywania rozgałęzień
学び始める
FAŁSZ
Tablica historii rozgałęzień: Pozwala zapamiętać całą historię wykonań każdego rozkazu rozgałęzienia.
学び始める
FAŁSZ
W tablicy historii rozgałęzień z 1 bitem historii można zastosować następujący algorytm przewidywania (najbardziej złożony): Skok opóźniony
学び始める
FAŁSZ
W tablicy historii rozgałęzień z 1 bitem historii można zastosować następujący algorytm przewidywania (najbardziej złożony): Przewidywanie, że rozgałęzienie (skok warunkowy) zawsze nastąpi
学び始める
FAŁSZ
W tablicy historii rozgałęzień z 1 bitem historii można zastosować następujący algorytm przewidywania (najbardziej złożony): Przewidywanie, że rozgałęzienie nigdy nie nastąpi
学び始める
FAŁSZ
W tablicy historii rozgałęzień z 1 bitem historii można zastosować następujący algorytm przewidywania (najbardziej złożony): Przewidywanie, że kolejne wykonanie rozkazu rozgałęzienia będzie przebiegało tak samo jak poprzednie
学び始める
PRAWDA
W tablicy historii rozgałęzień z 1 bitem historii można zastosować następujący algorytm przewidywania (najbardziej złożony): Wstrzymanie napełniania potoku
学び始める
FAŁSZ
Problemy z potokowym wykonywaniem rozkazów skoków (rozgałęzień) mogą być wyeliminowane lub ograniczone przy pomocy: Zapewnienia spójności pamięci podręcznej
学び始める
FAŁSZ
Problemy z potokowym wykonywaniem rozkazów skoków (rozgałęzień) mogą być wyeliminowane lub ograniczone przy pomocy: Tablicy historii rozgałęzień
学び始める
PRAWDA
Problemy z potokowym wykonywaniem rozkazów skoków (rozgałęzień) mogą być wyeliminowane lub ograniczone przy pomocy: Techniki wyprzedzającego pobrania argumentu
学び始める
FAŁSZ
Problemy z potokowym wykonywaniem rozkazów skoków (rozgałęzień) mogą być wyeliminowane lub ograniczone przy pomocy: Wystawienia do programu rozkazów typu „nic nie rób”
学び始める
PRAWDA
Problemy z potokowym wykonywaniem rozkazów skoków (rozgałęzień) mogą być wyeliminowane lub ograniczone przy pomocy: Protokołu MESI
学び始める
FAŁSZ
Problemy z potokowym wykonywaniem rozkazów skoków (rozgałęzień) mogą być wyeliminowane lub ograniczone przy pomocy: Wykorzystania techniki skoków opóźniających
学び始める
PRAWDA
Problemy z potokowym wykonywaniem rozkazów skoków (rozgałęzień) mogą być wyeliminowane lub ograniczone przy pomocy: Technologii MMX
学び始める
FAŁSZ
Konsekwencją błędu przy przewidywaniu rozgałęzień może być: Wstrzymanie realizowanego wątku i przejście do realizacji innego wątku
学び始める
FAŁSZ
Konsekwencją błędu przy przewidywaniu rozgałęzień może być: Konieczność wyczyszczenia kolejki rozkazów do potoku
学び始める
PRAWDA
Konsekwencją błędu przy przewidywaniu rozgałęzień może być: Konieczność wyczyszczenia tablicy historii rozgałęzień
学び始める
FAŁSZ
Konsekwencją błędu przy przewidywaniu rozgałęzień może być: Przerwanie realizowanego procesu / wątku i sygnalizacja wyjątku
学び始める
FAŁSZ
Konsekwencją błędu przy przewidywaniu rozgałęzień może być: Konieczność przemianowania rejestrów w procesorach
学び始める
FAŁSZ
W procesorach superskalarnych: Liczba rozkazów, które procesor może wykonać w 1 takcie zależy od liczby jednostek potokowych w procesorze
学び始める
PRAWDA
W procesorach superskalarnych: Liczba rozkazów, które procesor może wykonać w jednym takcie, zależy od liczby stopni potoku.
学び始める
FAŁSZ
W procesorach superskalarnych: Liczba rozkazów pobieranych z pamięci, w każdym takcie musi przekraczać liczbę jednostek potokowych
学び始める
FAŁSZ
W procesorach superskalarnych: Liczba rozkazów, które procesor może wykonać w taktach zależy od liczby jednostek potokowych w procesorze
学び始める
PRAWDA
W procesorach superskalarnych: Jest możliwe równoległe wykonywanie kilku rozkazów w jednym procesorze (rdzeniu)
学び始める
PRAWDA
W procesorach superskalarnych: Rozszerzenia architektury wykorzystujące model SIMD umożliwiają wykonanie rozkazów wektorowych
学び始める
PRAWDA
W procesorach superskalarnych: Nie występuje prawdziwa zależność danych
学び始める
FAŁSZ
W procesorach superskalarnych: Mogą wystąpić nowe formy hazardu danych: zależności wyjściowe między rozkazami oraz antyzależności
学び始める
PRAWDA
W procesorach superskalarnych: Nie występuje hazard danych (problemy z potokowym wykonaniem rozkazów o zależnych argumentach).
学び始める
FAŁSZ
W procesorach superskalarnych: Hazard sterowania jest całkowicie eliminowany przez statyczne strategie przewidywania rozgałęzień.
学び始める
FAŁSZ
Architektura superskalarna: Dotyczy systemów SMP
学び始める
FAŁSZ
Architektura superskalarna: Wymaga zastosowania protokołu MESI
学び始める
FAŁSZ
Architektura superskalarna: Umożliwia równoległe wykonywanie kilku rozkazów w jednym procesorze
学び始める
PRAWDA
Architektura superskalarna: Wywodzi się z architektury VLIW
学び始める
FAŁSZ
Architektura superskalarna: Wykorzystuje wiele potokowych jednostek funkcjonalnych
学び始める
PRAWDA
Architektura superskalarna: Nie dopuszcza do wystąpienia hazardu sterowania
学び始める
FAŁSZ
Architektura superskalarna: Umożliwia wykonanie wielu rozkazów w jednym takcie
学び始める
PRAWDA
Architektura superskalarna: Wykorzystuje model obliczeń pamięć - pamięć
学び始める
FAŁSZ
Architektura superskalarna: Jest stosowana tylko w procesorach wielordzeniowych
学び始める
FAŁSZ
Przetwarzanie wielowątkowe: Zapewnia lepsze wykorzystanie potoków
学び始める
PRAWDA
Przetwarzanie wielowątkowe: Minimalizuje straty wynikające z chybionych odwołań do pamięci podręcznej
学び始める
PRAWDA
Przetwarzanie wielowątkowe: Wymaga zwielokrotnienia zasobów procesora (rejestry, liczniki rozkazów, itp.)
学び始める
PRAWDA
Przetwarzanie wielowątkowe: Nie może być stosowane w przypadku hazardu danych
学び始める
FAŁSZ
Pojęcie równoległości na poziomie rozkazów: Dotyczy architektury MIMD
学び始める
FAŁSZ
Pojęcie równoległości na poziomie rozkazów: Odnosi się m.in. do przetwarzania potokowego
学び始める
PRAWDA
Pojęcie równoległości na poziomie rozkazów: Dotyczy architektury MPP
学び始める
FAŁSZ
Pojęcie równoległości na poziomie rozkazów: Dotyczy m.in. architektury superskalarnej
学び始める
PRAWDA
Efektywne wykorzystanie równoległości na poziomie danych umożliwiają: Komputery wektorowe
学び始める
PRAWDA
Efektywne wykorzystanie równoległości na poziomie danych umożliwiają: Komputery macierzowe
学び始める
PRAWDA
Efektywne wykorzystanie równoległości na poziomie danych umożliwiają: Klastry
学び始める
PRAWDA
Efektywne wykorzystanie równoległości na poziomie danych umożliwiają: Procesory graficzne
学び始める
PRAWDA
Efektywne wykorzystanie równoległości na poziomie danych umożliwiają: Rozszerzenia SIMD procesorów superskalarnych
学び始める
PRAWDA
Wielowątkowość współbieżna w procesorze wielopotokowym zapewnia: Możliwość wprowadzenia rozkazów różnych wątków do wielu potoków
学び始める
PRAWDA
Wielowątkowość współbieżna w procesorze wielopotokowym zapewnia: Realizację każdego z wątków do momentu wstrzymania któregoś rozkazu z danego wątku
学び始める
PRAWDA
Wielowątkowość współbieżna w procesorze wielopotokowym zapewnia: Przełączanie wątków co takt
学び始める
FAŁSZ
Wielowątkowość współbieżna w procesorze wielopotokowym zapewnia: Automatyczne przemianowanie rejestrów
学び始める
FAŁSZ
Metoda przemianowania rejestrów jest stosowana w celu eliminacji: Błędnego przewidywania rozgałęzień
学び始める
FAŁSZ
Metoda przemianowania rejestrów jest stosowana w celu eliminacji: Chybionego odwołania do pamięci podręcznej
学び始める
FAŁSZ
Metoda przemianowania rejestrów jest stosowana w celu eliminacji: Prawdziwej zależności danych
学び始める
FAŁSZ
Metoda przemianowania rejestrów jest stosowana w celu eliminacji: Zależności wyjściowej między rozkazami
学び始める
PRAWDA
Metoda przemianowania rejestrów jest stosowana w celu eliminacji: Antyzależności między rozkazami
学び始める
PRAWDA
Wyprzedzające pobranie argumentu pozwala rozwiązać konflikt wynikający z: Zależności wyjściowej miedzy rozkazami
学び始める
FAŁSZ
Wyprzedzające pobranie argumentu pozwala rozwiązać konflikt wynikający z: Prawdziwej zależności danych
学び始める
PRAWDA
Wyprzedzające pobranie argumentu pozwala rozwiązać konflikt wynikający z: Błędnego przewidywania rozgałęzień
学び始める
FAŁSZ
Wyprzedzające pobranie argumentu pozwala rozwiązać konflikt wynikający z: Antyzależności miedzy rozkazami
学び始める
PRAWDA
Przepustowość (moc obliczeniowa) dużych komputerów jest podawana w: GFLOPS
学び始める
PRAWDA
Przepustowość (moc obliczeniowa) dużych komputerów jest podawana w: Liczbie instrukcji wykonywanych na sekundę
学び始める
FAŁSZ
Przepustowość (moc obliczeniowa) dużych komputerów jest podawana w: Liczbie operacji zmiennoprzecinkowych na sekundę
学び始める
PRAWDA
Przepustowość (moc obliczeniowa) dużych komputerów jest podawana w: Mb/sek
学び始める
FAŁSZ
Podstawą klasyfikacji Flynna jest: Liczba jednostek przetwarzających i sterujących w systemach komputerowych
学び始める
FAŁSZ
Podstawą klasyfikacji Flynna jest: Protokół dostępu do pamięci operacyjnej
学び始める
FAŁSZ
Podstawą klasyfikacji Flynna jest: Liczba modułów pamięci operacyjnej w systemach komputerowych
学び始める
FAŁSZ
Podstawą klasyfikacji Flynna jest: Sposób połączenia jednostek przetwarzających z modułami pamięci operacyjnej.
学び始める
FAŁSZ
Podstawą klasyfikacji Flynna jest: Liczba strumieni rozkazów i danych w systemach komputerowych
学び始める
PRAWDA
Model SIMD: Był wykorzystywany tylko w procesorach macierzowych
学び始める
FAŁSZ
Model SIMD: Jest wykorzystywany w multimedialnych rozszerzeniach współczesnych procesorów
学び始める
PRAWDA
Model SIMD: Jest wykorzystywany w heterogenicznej architekturze PowerXCell
学び始める
PRAWDA
Model SIMD: Zapewnia wykonanie tej samej operacji na wektorach argumentów
学び始める
PRAWDA
Model SIMD: Jest podstawą rozkazów wektorowych
学び始める
PRAWDA
Model SIMD: Jest podstawą architektury procesorów superskalarnych
学び始める
FAŁSZ
Komputery wektorowe: Posiadają jednostki potokowe o budowie wektorowej
学び始める
FAŁSZ
Komputery wektorowe: Posiadają w liście rozkazów m.in. rozkazy operujące na wektorach danych
学び始める
PRAWDA
Komputery wektorowe: Wykorzystują od kilku do kilkunastu potokowych jednostek arytmetycznych
学び始める
PRAWDA
Komputery wektorowe: Posiadają listę rozkazów operujących wyłącznie na wektorach
学び始める
FAŁSZ
Moc obliczeniowa komputerów wektorowych: Zależy od liczby stopni potoku
学び始める
FAŁSZ
Moc obliczeniowa komputerów wektorowych: Jest odwrotnie proporcjonalna do długości taktu zegarowego
学び始める
PRAWDA
Moc obliczeniowa komputerów wektorowych: Jest wprost proporcjonalna do długości taktu zegarowego
学び始める
FAŁSZ
Moc obliczeniowa komputerów wektorowych: Zależy odwrotnie proporcjonalnie od liczby jednostek potokowych połączonych łańcuchowo
学び始める
FAŁSZ
Moc obliczeniowa komputerów wektorowych: Zmierza asymptotycznie do wartości maksymalnej wraz ze wzrostem długości wektora
学び始める
PRAWDA
Moc obliczeniowa komputerów wektorowych: Zależy liniowo od długości wektora
学び始める
FAŁSZ
Moc obliczeniowa komputerów wektorowych: Nie zależy od długości wektora
学び始める
FAŁSZ
Procesory wektorowe: Mogą być stosowane w systemach wieloprocesorowych
学び始める
PRAWDA
Procesory wektorowe: Mają listę rozkazów operującą jedynie na wektorach
学び始める
FAŁSZ
Procesory wektorowe: Mają moc kilka razy większą od procesorów skalarnych
学び始める
PRAWDA
Komputery macierzowe: Mają w liście rozkazów m.in. rozkazy operujące na wektorach danych
学び始める
PRAWDA
Komputery macierzowe: Mają macierzowe potokowe układy arytmetyczne
学び始める
FAŁSZ
Komputery macierzowe: Mają w typowych rozwiązaniach zestaw pełnych procesów połączonych siecią połączeń
学び始める
FAŁSZ
Komputery macierzowe: Wykonują synchroniczną operację wektorową w sieci elementów przetwarzających
学び始める
PRAWDA
Rozkazy wektorowe mogą być realizowane przy wykorzystaniu: Macierzy elementów przetwarzających
学び始める
PRAWDA
Rozkazy wektorowe mogą być realizowane przy wykorzystaniu: Zestawu procesorów superskalarnych
学び始める
FAŁSZ
Rozkazy wektorowe mogą być realizowane przy wykorzystaniu: Technologii MMX
学び始める
PRAWDA
Rozkazy wektorowe mogą być realizowane przy wykorzystaniu: Sieci połączeń typu krata
学び始める
FAŁSZ
Rozkazy wektorowe mogą być realizowane przy wykorzystaniu: Potokowych jednostek arytmetycznych
学び始める
PRAWDA
Rozkazy wektorowe: Nie mogą być wykonywane bez użycia potokowych jednostek arytmetycznych
学び始める
FAŁSZ
Rozkazy wektorowe: Są charakterystyczne dla architektury SIMD
学び始める
PRAWDA
Rozkazy wektorowe: Są rozkazami dwuargumentowymi i w wyniku zawsze dają wektor
学び始める
FAŁSZ
Rozkazy wektorowe: W komputerach wektorowych ich czas wykonania jest wprost proporcjonalny do długości wektora
学び始める
PRAWDA
Rozkazy wektorowe: W komputerach wektorowych ich czas wykonania jest liniowo zależny od długości wektora
学び始める
FAŁSZ
Rozkazy wektorowe: W komputerach macierzowych ich czas wykonania jest wprost proporcjonalny do liczby elementów przetwarzających
学び始める
FAŁSZ
Rozkazy wektorowe: Mogą być wykonane na sieci elementów przetwarzających
学び始める
PRAWDA
Architektura CUDA: Umożliwia bardzo wydajne wykonywanie operacji graficznych
学び始める
PRAWDA
Architektura CUDA: Stanowi uniwersalną architekturę obliczeniowa połączoną z równoległym modelem programistycznym
学び始める
PRAWDA
Architektura CUDA: Realizuje model obliczeniowy SIMT
学び始める
PRAWDA
Architektura CUDA: Jest podstawą budowy samodzielnych, bardzo wydajnych komputerów
学び始める
FAŁSZ
Systemy SMP: Wykorzystują protokół MESI do sterowania dostępem do wspólnej magistrali
学び始める
FAŁSZ
Systemy SMP: Posiadają skalowalne procesory
学び始める
FAŁSZ
Systemy SMP: Posiadają pamięć fizycznie rozproszoną, ale logicznie wspólną
学び始める
FAŁSZ
Systemy wieloprocesorowe z jednorodnym dostępem do pamięci (UMA): Zapewniają spójność pamięci podręcznych wszystkich procesorów
学び始める
PRAWDA
Systemy wieloprocesorowe z jednorodnym dostępem do pamięci (UMA): Mają niską skalowalność
学び始める
PRAWDA
Systemy wieloprocesorowe z jednorodnym dostępem do pamięci (UMA): Wykorzystują katalog do utrzymania spójności pamięci
学び始める
PRAWDA
Systemy wieloprocesorowe z jednorodnym dostępem do pamięci (UMA): Wykorzystują przesył komunikatów między procesorami
学び始める
FAŁSZ
Systemy wieloprocesorowe z jednorodnym dostępem do pamięci (UMA): Umożliwiają dostęp do pamięci najczęściej poprzez wspólną magistralę lub przełącznicę krzyżową
学び始める
PRAWDA
Protokół MESI: Jest wykorzystywany do sterowania dostępem do magistrali w systemie SMP
学び始める
FAŁSZ
Protokół MESI: Zapewnia spójność pamięci cache w systemie SMP
学び始める
PRAWDA
Protokół MESI: Służy do wymiany komunikatów w systemie MPP
学び始める
FAŁSZ
Protokół MESI: Chroni przed hazardem w procesorach superskalarnych
学び始める
FAŁSZ
W architekturze NUMA: Dane są wymieniane między węzłami w postaci linii pamięci podręcznej (PaP)
学び始める
PRAWDA
W architekturze NUMA: Spójność PaP węzłów jest utrzymywana za pomocą protokołu MESI
学び始める
FAŁSZ
W architekturze NUMA: Czas dostępu do pamięci lokalnej w węźle jest podobny do czasu dostępu do pamięci nielokalnej
学び始める
FAŁSZ
W architekturze NUMA: Czas zapisu danych do pamięci nielokalnej może być znacznie dłuższy od czasu odczytu z tej pamięci
学び始める
PRAWDA
W architekturze NUMA: Każdy procesor ma dostęp do pamięci operacyjnej każdego węzła
学び始める
PRAWDA
W architekturze NUMA: Procesy komunikują się poprzez przesył komunikatów
学び始める
FAŁSZ
W architekturze NUMA: Pamięć operacyjna jest rozproszona fizycznie pomiędzy węzłami, ale wspólna logicznie
学び始める
PRAWDA
W architekturze CC-NUMA: Każdy procesor ma dostęp do pamięci operacyjnej każdego węzła
学び始める
PRAWDA
W architekturze CC-NUMA: Spójność pamięci pomiędzy węzłami jest utrzymywana za pomocą protokołu MESI
学び始める
FAŁSZ
W architekturze CC-NUMA: Dane są wymieniane między węzłami w postaci linii pamięci podręcznej
学び始める
PRAWDA
W architekturze CC-NUMA: Pamięć operacyjna jest fizycznie rozproszona pomiędzy węzłami, ale wspólna logicznie
学び始める
PRAWDA
W systemach wieloprocesorowych o architekturze CC-NUMA: Spójność pamięci wszystkich węzłów jest utrzymywana za pomocą katalogu
学び始める
PRAWDA
W systemach wieloprocesorowych o architekturze CC-NUMA: Pamięć operacyjna jest rozproszona fizycznie pomiędzy węzłami, ale wspólna logicznie
学び始める
PRAWDA
W systemach wieloprocesorowych o architekturze CC-NUMA: Każdy procesor ma bezpośredni dostęp do pamięci operacyjnej każdego węzła
学び始める
FAŁSZ
W systemach wieloprocesorowych o architekturze CC-NUMA: Dane są wymieniane między węzłami w postaci linii pamięci podręcznej
学び始める
PRAWDA
W architekturze CC-NUMA czas dostępu do pamięci operacyjnej może zależeć od: Rodzaju dostępu (odczyt - zapis)
学び始める
PRAWDA
W architekturze CC-NUMA czas dostępu do pamięci operacyjnej może zależeć od: Stanu linii (zapisanego w katalogu), do której następuje odwołanie
学び始める
FAŁSZ
W architekturze CC-NUMA czas dostępu do pamięci operacyjnej może zależeć od: Położenia komórki, do której odwołuje się rozkaz (lokalna pamięć węzła – pamięć innego węzła)
学び始める
PRAWDA
W architekturze CC-NUMA czas dostępu do pamięci operacyjnej może zależeć od: Odległości węzłów, zaangażowanych w wykonanie rozkazu, w strukturze sieci łączącej
学び始める
FAŁSZ
Katalog może być stosowany do: Utrzymania spójności pamięci podręcznych poziomu L1 i L2 w procesorach wielordzeniowych
学び始める
FAŁSZ
Katalog może być stosowany do: Utrzymania spójności pamięci wszystkich węzłów w systemach CC-NUMA
学び始める
PRAWDA
Katalog może być stosowany do: Sterowania realizacją wątków w architekturze CUDA
学び始める
FAŁSZ
Spójność pamięci podręcznych w procesorze wielordzeniowym może być m.in. zapewniona za pomocą: Przełącznicy krzyżowej
学び始める
FAŁSZ
Spójność pamięci podręcznych w procesorze wielordzeniowym może być m.in. zapewniona za pomocą: Katalogu
学び始める
PRAWDA
Spójność pamięci podręcznych w procesorze wielordzeniowym może być m.in. zapewniona za pomocą: Protokołu MESI
学び始める
PRAWDA
Spójność pamięci podręcznych w procesorze wielordzeniowym może być m.in. zapewniona za pomocą: Wspólnej magistrali
学び始める
FAŁSZ
Systemy wieloprocesorowe z pamięcią wspólną: Zapewniają jednorodny dostęp do pamięci
学び始める
FAŁSZ
Systemy wieloprocesorowe z pamięcią wspólną: Mogą wykorzystywać procesory CISC
学び始める
PRAWDA
Systemy wieloprocesorowe z pamięcią wspólną: Są wykorzystywane w klastrach
学び始める
PRAWDA
Systemy wieloprocesorowe z pamięcią wspólną: Wykorzystują przesył komunikatów między procesorami
学び始める
FAŁSZ
Systemy wieloprocesorowe z pamięcią wspólną: Wykorzystują katalog do utrzymania spójności pamięci podręcznych
学び始める
PRAWDA
W systemach wieloprocesorowych katalog służy do: Śledzenia adresów w protokole MESI
学び始める
FAŁSZ
W systemach wieloprocesorowych katalog służy do: Sterowania przesyłem komunikatów Utrzymania spójności pamięci w systemach o niejednorodnym dostępie do pamięci
学び始める
FAŁSZ
W systemach wieloprocesorowych katalog służy do:
学び始める
PRAWDA
W systemach wieloprocesorowych katalog służy do: Realizacji dostępu do nielokalnych pamięci w systemach NUMA
学び始める
PRAWDA
Charakterystyczne cechy architektury MPP: Spójność pamięci podręcznej wszystkich węzłów
学び始める
FAŁSZ
Charakterystyczne cechy architektury MPP: Fizycznie rozproszona PaO
学び始める
PRAWDA
Charakterystyczne cechy architektury MPP: Fizycznie rozproszona PaO, ale logicznie wspólna
学び始める
FAŁSZ
Charakterystyczne cechy architektury MPP: Przesył komunikatów między procesorami
学び始める
PRAWDA
Charakterystyczne cechy architektury MPP: Niska skalowalność
学び始める
FAŁSZ
Charakterystyczne cechy architektury MPP: Jednorodny dostęp do pamięci wszystkich węzłów
学び始める
FAŁSZ
Systemy pamięcią rozproszoną (MPP): Wyróżniają się bardzo dużą skalowalnością
学び始める
PRAWDA
Systemy pamięcią rozproszoną (MPP): Są budowane z węzłów, którymi są klastry
学び始める
FAŁSZ
Systemy pamięcią rozproszoną (MPP): Realizują synchronicznie jeden wspólny program
学び始める
FAŁSZ
Systemy pamięcią rozproszoną (MPP): Wymagają zapewnienia spójności pamięci podręcznych pomiędzy węzłami
学び始める
FAŁSZ
Systemy pamięcią rozproszoną (MPP): Wymianę danych i synchronizację procesów w węzłach realizują poprzez przesył komunikatów
学び始める
PRAWDA
Systemy pamięcią rozproszoną (MPP): W większości przypadków wykorzystują nietypowe, firmowe rozwiązania sieci łączących węzły systemu
学び始める
FAŁSZ
Systemy pamięcią rozproszoną (MPP): Wykorzystują katalog do utrzymania spójności pamięci węzłów systemu
学び始める
FAŁSZ
Systemy pamięcią rozproszoną (MPP): W roli węzłów mogą wykorzystywać systemy SMP
学び始める
PRAWDA
Systemy MPP są zbudowane z węzłów którymi mogą być: Systemy SMP
学び始める
PRAWDA
Systemy MPP są zbudowane z węzłów którymi mogą być: Klastry
学び始める
FAŁSZ
Systemy MPP są zbudowane z węzłów którymi mogą być: Konstelacje
学び始める
FAŁSZ
Systemy MPP są zbudowane z węzłów którymi mogą być: Systemy NUMA
学び始める
PRAWDA
Systemy MPP są zbudowane z węzłów którymi mogą być: Procesory
学び始める
PRAWDA
Przesył komunikatów: Ma miejsce w systemach MPP
学び始める
PRAWDA
Przesył komunikatów: W systemach MPP II-giej generacji angażuje wszystkie procesory na drodze przesyłu
学び始める
FAŁSZ
Przesył komunikatów: Ma miejsce w klastrach
学び始める
PRAWDA
Cechami wyróżniającymi klastry są: Niezależność programowa każdego węzła
学び始める
PRAWDA
Cechami wyróżniającymi klastry są: Fizycznie rozproszona, ale logicznie wspólna pamięć operacyjna
学び始める
FAŁSZ
Cechami wyróżniającymi klastry są: Nieduża skalowalność
学び始める
FAŁSZ
Cechami wyróżniającymi klastry są: Na ogół duża niezawodność
学び始める
PRAWDA
Klastry: Mają średnią skalowalność
学び始める
FAŁSZ
Klastry: Wykorzystują model wspólnej pamięci
学び始める
FAŁSZ
Klastry: W węzłach mogą wykorzystywać systemy SMP
学び始める
PRAWDA
Klastry: Do komunikacji między procesami wykorzystują przesył komunikatów
学び始める
PRAWDA
Klastry: Wykorzystują przełącznicę krzyżową jako sieć łączącą węzły
学び始める
FAŁSZ
Klastry: W każdym węźle posiadają pełną instalację systemu operacyjnego
学び始める
PRAWDA
Do czynników tworzących wysoką niezawodność klastrów należą: Mechanizm mirroringu dysków
学び始める
PRAWDA
Do czynników tworzących wysoką niezawodność klastrów należą: Dostęp każdego węzła do wspólnych zasobów (pamięci zewnętrznych)
学び始める
PRAWDA
Do czynników tworzących wysoką niezawodność klastrów należą: Redundancja węzłów
学び始める
PRAWDA
Do czynników tworzących wysoką niezawodność klastrów należą: Mechanizm ”heartbeat”
学び始める
PRAWDA
Do czynników tworzących wysoką niezawodność klastrów należą: Zastosowanie procesorów wielordzeniowych w węzłach
学び始める
FAŁSZ
Dla sieci systemowych (SAN) są charakterystyczne: Przesył komunikatów w trybie zdalnego DMA
学び始める
PRAWDA
Dla sieci systemowych (SAN) są charakterystyczne: Bardzo małe czasy opóźnień
学び始める
PRAWDA
Dla sieci systemowych (SAN) są charakterystyczne: Topologia typu hipersześcian
学び始める
FAŁSZ
Dla sieci systemowych (SAN) są charakterystyczne: Niska przepustowość
学び始める
FAŁSZ
Sieci systemowe (SAN): Wymagają protokołu MESI
学び始める
FAŁSZ
Sieci systemowe (SAN): Wykorzystują przełączniki łączone wg topologii grubego drzewa
学び始める
PRAWDA
Sieci systemowe (SAN): Realizują przesyły bloków danych bezpośrednio między pamięciami operacyjnymi węzłów sieci
学び始める
PRAWDA
Sieci systemowe (SAN): Są stosowane w klastrach
学び始める
PRAWDA
Czy poniższa lista jest rosnąco uporządkowana według skalowalności: Systemy ściśle połączone, systemy ze wspólną pamięcią, systemy SMP
学び始める
FAŁSZ

コメントを投稿するにはログインする必要があります。